
Diseño de un Microprocesador en VHDL





# Miriam Puente García 71449758M

Jose Alberto Benítez Andrades 71454586A

Arquitectura e Ingeniería de Computadores

Ingeniería en Informática

Universidad de León

# ÍNDICE

[1.Diseño de un MicroProcesador en VHDL (introducción) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1](#_1.Diseño_de_un)

[2.Configuración del MicroProcesador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1](#_2._Configuración_del)

[3.Repertorio de Instrucciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6](#_3.Repertorio_de_instrucciones)

[- Instrucciones aritméticas y lógicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6](#_3.Repertorio_de_instrucciones)

- Instrucciones de transferencia con memoria . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

# 1.Diseño de un Microprocesador en VHDL

Gracias a nuestro conocimiento del lenguaje ***VHDL***, el cual hemos aprendido gracias a la realización de diversas prácticas para la asignatura de *Arquitectura e Ingeniería de Computadores*, y con ayuda de la búsqueda de información vía *Internet* y *Libros*, hemos podido obtener un diseño de un tipo de microprocesador.

La finalidad de este trabajo, era la de encontrar una aproximación a la arquitectura de computadores en sí, es decir, poder configurar los procesadores que actúan siguiendo un software. Para ello lo primero que hemos hecho ha sido buscar un tipo de microprocesador adecuado para la tarea que queremos realizar (diseño y funcionalidad del mismo). De todos los tipos de procesadores que hay, hemos elegido un microprocesador que posee un repertorio de instrucciones reducido y con un solo modo de direccionamiento, en este caso, directo (así evitamos la necesidad de introducir conceptos de “segundo orden”, como el direccionamiento indexado o similares).

Nuestro microprocesador posee 16 instrucciones que se dividen en 4 grupos homogéneos:

- aritméticas: suma **ADD**, resta **SUB**, incrementar **INC** y decrementar **DEC**;

- lógicas: operaciones "**y**" **AND** y "**o**" **ORA**, inversión **INV** y desplazamiento **SRR**;

- transferencias: llevar dato a acumulador A **LDA** o a acumulador B **LDB**, borrado de dato **CLR** y almacenamiento del contador de programa **SPC**;

- y saltos: uno de ellos incondicional **JMP** y otros tres condicionados a los indicadores (resultado nulo **BRZ**, acarreo **BSC** y desbordamiento **BSV**).

## 2. Configuración del microprocesador

El microprocesador que hemos elegido para diseñar con VHDL, tendrá como característica el uso de palabras de 16 bits (datos e instrucciones). Así el intervalo de una palabra será de 0 a 65.535 y si es un número entero, entre -32.768 y 32.768. El código de instrucción son 4 de esos 16 bits, y los 12 restantes son para el direccionamiento del dato.

Los terminales exteriores del procesador serán:

- Bus de datos de 16 líneas: datos e instrucciones de 16 bits

- Bus de direcciones de 14 líneas: mapa de memoria de 4K

- Bus de control con las tres líneas básicas: R/W, DIRV y DATV

- Entradas de reloj CK, inicialización *(Reset)* RS y alimentación.



Un procesador se divide básicamente en 2 partes, una de ellas es la parte *operativa* y la otra es la de *control*.

***Parte Operativa***

Esta parte es la que realiza las operaciones y almacena los operandos y resultados. En el caso que nosotros presentamos tendremos 2 registros acumuladores que llamaremos **A** y **B**, una **ALU (Arithmetic Logic Unit)** capaz de sumar, restar y realizar operaciónes lógicas, y tres biestables que indican el resultado nulo **N**, el acarreo **C** y el desbordamiento **V**.

Los registros **A** y **B** junto con el acarreo **C** son los encargados de almacenar los resultados de las operaciones. También el indicador de acarreo **C** y de resultado nulo **N** se utilizan para hacer comparaciones de menor, igual, por medio de la instrucción resta **SUB** en las salidas. Esto ayuda a realizar operaciones de salto.



***Unidad de Control***

Desde esta unidad con la ayuda de un contador de programa **PC** que señala la dirección de la siguiente instrucción que se debe ejecutar, un registro de instrucciones **RI** que almacena la instrucción en ejecución y su circuito secuencial decodificador y controlador de la ejecución de instrucciones, realiza el control (**CC**).

Para no complicarnos, hemos hecho que cada instrucción utilice dos ciclos de reloj, en el primero realiza una búsqueda y en el segundo la operación que prescribe se ejecuta. Para diferenciar los 2 ciclos, se utiliza un biestable de tipo T.



## 3.Repertorio de instrucciones

Las instrucciones distinguen 2 partes, una es su código de instrucción de 4 bits **COD** y otra la dirección de memoria **DIR**  de 12 bits, como bien expliqué anteriormente.

Hay varios tipos de instrucciones:

Instrucciones aritméticas y lógicas

De 2 operandos

* Las instrucciones que se aplican sobre dos operandos utilizan los 2 registros **A** y **B** y el resultado se almacena en **A**, además de en la dirección que indique la instrucción.

|  |  |  |  |
| --- | --- | --- | --- |
|  | **CÓDIGO** | **OPERACIÓN** | **INDICADORES A LOS QUE AFECTAN** |
| ADD | 0000 | A + B | Z (resultado nulo), C (acarreo) y V (desbordamiento) |
| SUB | 0001 | A – B | Z (resultado nulo), C (acarreo) y V (desbordamiento) |
| AND | 0010 | A “y” B | Z (resultado nulo) |
| ORA | 0011 | A “o” B | Z (resultado nulo) |

respecto a las 4 instrucciones: resultado → registro **A**

resultado → memoria(**DIR**).

Primero se guardarán en los registros **A** y **B** los operandos, mediantes instrucciones de carga **LDA** y **LDB.** Durante el segundo ciclo de reloj de cada una de estas instrucciones, la **ALU** efectuará la operación que corresponda y, al finalizar dicho ciclo, el resultado presente en la salida de la **ALU** será almacenado, a la vez, en el registro **A** y en la memoria (en la dirección **DIR** contenida en la propia instrucción).

De un solo operando

Las instrucciones que se aplican sobre un solo operando utilizan el acumulador **A**, tanto como operando como para recoger el resultado, que, también, se almacena en la dirección de memoria **DIR** indicada en la instrucción.


|  |  |  |  |
| --- | --- | --- | --- |
|  | **CÓDIGO** | **OPERACIÓN** | **INDICADORES A LOS QUE AFECTAN** |
| INC | 0100 | A + 1 | Z (resultado nulo) |
| DEC | 0101 | A – 1 | Z (resultado nulo) |
| INV | 0110 | A | Z (resultado nulo) |
| SRR | 0111 | A 🡪 | Z (resultado nulo), C (acarreo) |


respecto a las 4 instrucciones: resultado → acumulador **A**

resultado → memoria(**DIR**).

Al igual que en el caso anterior, para las ocasiones en que no interese almacenar el resultado en memoria, se reservará una dirección de memoria (el «registro papelera»). El operando deberá encontrarse en el registro **A**, mediante una instrucción de carga (**LDA**) o como resultado de operaciones precedentes. Durante el segundo ciclo de reloj, la **ALU** efectuará la operación y, al finalizar el ciclo, el resultado será almacenado en el acumulador **A** y en la memoria (dirección **DIR**).

*Descripción VHDL de la ALU (para las operaciones aritméticas y lógicas)*





Instrucciones de transferencia con memoria

Sirven para llevar datos de memoria a los acumuladores (**LDA**, **LDB**), para borrar (**CLR**) una posición de memoria (se borran, también, a la vez, el acumulador **B** y el indicador de acarreo **C**) o para almacenar en memoria el contenido del contador de programa (**SPC**).

|  |  |  |  |
| --- | --- | --- | --- |
|  | **CÓDIGO** | **OPERACIÓN** | **INDICADORES** |
| LDA | 1000 | memoria(**DIR**) 🡪 A | No afectan a ninguno |
| LDB | 1001 | memoria(**DIR**) 🡪 B | No afectan a ninguno |
| CLR | 1010 | 0 🡪memoria(**DIR**); 0 🡪 B; 0 🡪 C | C (acarreo) |
| SPC | 1011 | PC 🡪memoria(**DIR**) | No afectan a ninguno |

uno para la búsqueda de la instrucción y otro para la transferencia del dato desde o hacia la memoria; durante el segundo ciclo, se selecciona, a través del bus de direcciones, la posición de memoria indicada en la instrucción (**DIR**) y, al finalizar el ciclo, se ejecuta la transferencia del dato.

La instrucción de borrado puede utilizarse para borrar una posición de memoria (**DIR**) o para borrar el acumulador **B** o para poner a **0** el indicador de acarreo **C**; esto último es necesario hacerlo previamente a una operación de suma o resta para evitar que se añadan a ella acarreos de operaciones anteriores.

Instrucciones de salto

Estas instrucciones producen un salto en la ejecución del programa (en la sucesión de instrucciones que se están ejecutando), modificando el contenido del contador de programa PC, de forma que no apunte a la siguiente posición de memoria, sino a otra; esa nueva posición de memoria es la indicada (**DIR**) en la propia instrucción.

En el caso de la primera instrucción (**JMP**) el salto en el programa se produce siempre; las tres siguientes condicionan el salto a que el valor del correspondiente indicador (**N**, **C**, **V**) sea **1**.

|  |  |  |  |
| --- | --- | --- | --- |
|  | **CÓDIGO** | **OPERACIÓN** | **INDICADORES a los que afectan** |
| JMP | 1100 | **DIR** 🡪 PC (incondicional) | Ninguno |
| BRZ | 1101 | **DIR** 🡪 PC si Z = **1** | Ninguno |
| BRC | 1110 | **DIR** 🡪 PC si C = **1** | Ninguno |
| BRV | 1111 | **DIR** 🡪 PC si V = **1** | Ninguno |

En el segundo ciclo de reloj, la primera instrucción transfiere **DIR** al contador de programa **PC**; las otras tres instrucciones hacen lo mismo, pero comprueban antes que el indicador correspondiente se encuentra a **1** (si su valor es **0**, no hacen nada):

- Un salto **BRZ** se produce si el resultado de la operación anterior es nulo (**Z = 1**); si se encuentra después de una instrucción de resta, el salto se produce cuando los dos operandos son iguales.


- Un salto **BRC** (**C = 1**) posterior a una instrucción de resta, se efectúa si el operando **B** es mayor que el **A**.

- Los saltos **BRV** (**V = 1**) sirven para supervisar el posible desbordamiento en las operaciones de suma o resta de números en codificación en complemento a 2.

### Descripción VHDL

La descripción VHDL de la ALU se encuentra en el apartado anterior (unida a la descripción de las instrucciones aritméticas y lógicas cuya funcionalidad es realizada circuitalmente por la ALU).

El siguiente fichero completa la descripción global del «microprocesador elemental», incluyendo la ALU como componente; previamente a cada bloque de la descripción, un comentario explica y justifica su diseño.




Los indicadores solamente deben modificarse en determinadas instrucciones, tomando, en tales casos, el valor que ha sido generado en el componente **ALU**; en el resto de instrucciones el indicador debe conservar el valor que tenía previamente:

- **N** (resultado nulo) debe actualizarse en las instrucciones aritméticas y lógicas;

- **C** (acarreo) debe modificarse solamente en las instrucciones de suma y resta (**ADD**,


**SUB**) y en la de desplazamiento (**SRR**);

- **V** (desbordamiento, *over-flow*) se modificará sólo en la suma y en la resta.



Cuando **CC = 0**, ciclo de búsqueda, debe producirse una lectura de la dirección de memoria señalada en el contador de programa **PC**; también debe producirse lectura de la memoria en el ciclo de ejecución de las instrucciones **LDA** y **LDB**, sobre la dirección **DIR** incluida en la instrucción.

Cuando **CC = 1**, ciclo de ejecución, debe producirse una escritura en la memoria, en la dirección **DIR**, en los siguientes casos: instrucciones aritméticas y lógicas, instrucción de borrado **CLR** e instrucción de almacenamiento del contador de programa **SPC**.



El procesador debe «poner» un dato en el bus de datos en los siguientes casos:

- en las instrucciones aritméticas y lógicas debe enviar el resultado **R** ;

- en la instrucción de borrado **CLR** debe poner valor 0 (**0000000000000000)**;


- en la instrucción **SPC** debe enviar el valor del contador de programa **PC**.

En el resto de instrucciones el procesador debe dejar las líneas del bus de datos (de

tipo *inout*) en alta impedancia.

En el caso de la instrucción **SPC**, como el contador de programa solamente utiliza 12 de los 16 bits, se completan los 4 iniciales con el código de la instrucción de salto incondicional **JMP**; esto resulta útil para el manejo de subrutinas (cuestión esta que dejamos abierta para consideración de posibles interesados).

La validación del dato **DATV** debe producirse cuando el dato se encuentre situado, en forma correcta y estable, en el bus de datos; por ello, la retrasamos hasta la segunda fase del ciclo de reloj (**CK = 0**) dando tiempo en la primera fase a que el procesador coloque el dato en el bus, se completen todos los transitorios de salida y el valor del bus de datos sea correcto y estable.



El registro de instrucciones **RI** debe recibir el contenido del bus de datos en todos los ciclos de búsqueda de instrucción, es decir, siempre que **CC = 0**. El contador de ciclos debe cambiar de valor (cuenta módulo 2: **0**, **1**, **0**, **1**, **0**…) con cada ciclo de reloj, ya que se alternan los ciclos de búsqueda y de ejecución. El contador de programa **PC** debe pasar a señalar la posición de memoria siguiente al finalizar cada ciclo de búsqueda, en el cual ya ha utilizado la dirección que tenía.

El programa comienza su ejecución por la posición 0 del mapa de memoria, pues la inicialización *(Reset)* «borra» el contenido del contador de programa (asimismo, la inicialización pone a **0** el contador de ciclos, para comenzar con un ciclo de búsqueda). Los saltos «cargan» el contador de programa con la dirección **DIR** a la que señalan, con tal de que se cumpla la correspondiente condición del salto En el ciclo de ejecución (**CC = 1**), con la instrucción **LDA**, el acumulador **A** recibe un dato desde la memoria y, en las instrucciones aritméticas y lógicas, recoge el resultado; de igual modo, **B** recibe valor con la instrucción **LDB** y se borra con **CLR**.

